高性能芯片时钟树的物理设计与实现

发布时间：2021-08-07 14:33

  随着半导体器件特征尺寸的减小,尤其是到纳米阶段,芯片的物理设计面临时序收敛、低功耗、可制造性等很多巨大挑战。时钟设计与综合是影响时序收敛的关键。本文分析了目前集成电路中时钟设计的背景,并介绍了时钟树综合的相关理论知识和数字物理后端设计的参考流程。结合经常被使用的几种时钟网络的结构,研究了一种混合时钟设计的方法。这种方法是包括了底层的local tree和顶层的top tree两部分,顶层的top tree通过H-tree来驱动mesh网络,这种方法可以很大程度的平衡时钟的偏差,底部local tree的设计采用聚类的思想,这样使时钟路径保持相对接近,这两种设计都可以有效的减小时钟偏差,同时能够减小OCV对时钟的影响。最后在40nm工艺下,实现了这种时钟结构,很大程度的减小了时钟偏差和OCV对整个电路的影响,论文中介绍了整个设计的思想和算法,并详细分析了实现流程步骤。结果表明,使用这种时钟结构,能够有效的减小时钟偏差和OCV对设计的影响,将时钟偏差控制在50ps以内,体现这种时钟结构的优越性。
【学位授予单位】：大连理工大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN402

【相似文献】

相关期刊论文 前10

1 林晓;于忠臣;;时钟树综合中的有效时钟偏移[J];电子元器件应用;2010年12期

2 林晓;于忠臣;;时钟树综合中的有效时钟偏移[J];空间电子技术;2011年01期

3 柯烈金;吴秀龙;徐太龙;;时钟树性能的研究及改进方法[J];电脑知识与技术;2011年16期

4 李芝燕,严晓浪;高速多级时钟网布线[J];半导体学报;2000年03期

5 邓博仁,王金城,金西;基于深亚微米下时钟树算法优化的研究[J];半导体技术;2005年10期

6 江立强,陈朝阳,沈绪榜,郑兆青;一种有效的多时钟网络时钟树综合方案[J];计算机与数字工程;2005年11期

7 王永清;王礼生;;ASIC设计流程和方法[J];中国集成电路;2005年12期

8 ;安森美半导体完整时钟解决方案满足时钟市场更高要求[J];中国集成电路;2008年11期

9 王兵;彭瑞华;傅育熙;;前后端协同的时钟树设计方法[J];计算机工程;2008年12期

10 黄惠萍;陆伟成;付强;赵文庆;;基于延迟合并嵌入的带障碍的时钟树布线算法[J];计算机辅助设计与图形学学报;2008年06期

相关博士学位论文 前3条

1 蔡懿慈;极大规模集成电路全局互连线设计与优化算法研究[D];中国科学技术大学;2007年

2 史江义;基于IP核的SOC设计关键技术研究[D];西安电子科技大学;2007年

3 何小威;基于片上天线的高频全局时钟无线分布关键技术研究[D];国防科学技术大学;2011年

相关硕士学位论文 前10条

1 何海昌;基于时钟偏斜调度的VLSI时序优化方法研究[D];电子科技大学;2015年

2 骆礼厅;基于SOC Encounter的ASIC芯片后端设计研究[D];西安电子科技大学;2014年

3 张婷婷;ASIC后端设计中的时钟树综合优化研究[D];湘潭大学;2015年

4 庞佳军;低电压时钟树结构的研究与实现[D];东南大学;2015年

5 任力争;基于数据驱动的时钟门控技术的物理实现[D];东南大学;2016年

6 徐亮;低电压抗工艺波动时钟树的设计及实现[D];东南大学;2016年

7 童思原;低功耗蓝牙4.0链路层的硬件设计[D];东南大学;2016年

8 严石;面向DSP的时钟门控技术的优化与设计[D];东南大学;2016年

9 符仕聪;基于寄存器聚类的低功耗DDR PHY时钟树设计[D];东南大学;2016年

10 张衍奎;高性能芯片时钟树的物理设计与实现[D];大连理工大学;2015年

本文编号：2381037