可配置可扩展处理器关键问题研究
发布时间：2023-11-14 19:40
随着集成电路的设计方法与制造技术的不断发展及其应用需求的迅速增长,片上系统(SoC)在嵌入式系统领域发挥着越来越重要的作用。但当进入深亚微米时代,传统的以专用集成电路(ASIC)为核心的SoC设计方法由于其开发周期过长,无法满足瞬息万变的用户需求,而以可配置可扩展处理器为核心的SoC设计方法将解决这一问题。本文将针对当前可配置可扩展处理器几个亟待解决的关键问题展开深入研究。 首先,本文提出了一种基于传输触发体系结构的完全可配置可扩展T*CORE处理器模板,为后续研究构建了底层硬件基础。进而,本文提出了面向T*CORE的自动化软硬件协同设计流程与方法,通过该流程设计者可快速完成T*CORE处理器体系结构定制、高层次建模、相关软件工具及逻辑网表的自动生成等任务。 高效的编译器是充分发挥T*CORE处理器性能的关键。本文提出了基于中间语言格式的T*CORE可重定目标编译器架构。对于架构中的寄存器分配任务,本文引入线性扫描算法解决了传统算法中存在的时间复杂度和空间复杂度过高,变量对于寄存器压力较大等问题。针对指令调度任务,本文首先提出了一种基于操作的关键路径与表调度混合算法,但该算法属于局部最...
【文章页数】：131 页
【学位级别】：博士
【文章目录】：
中文摘要
ABSTRACT
第一章 绪论
1.1 课题研究背景、目的和意义
1.2 可配置可扩展处理器的研究现状及面临的问题
1.3 本文主要研究工作和创新之处
1.4 论文结构
第二章 可配置可扩展处理器研究基础
2.1 可配置性和可扩展性
2.1.1 可配置性
2.1.2 可扩展性
2.2 基于可配置可扩展处理器的SoC 设计方法
2.3 指令集并行与传输触发体系结构
2.3.1 指令级并行
2.3.2 传输触发体系结构
2.4 与机器相关编译器优化
2.4.1 基本块和控制流分析
2.4.2 指令调度与数据依赖分析
2.4.3 数据流分析
2.4.4 寄存器分配与指派
2.5 电子系统级设计
第三章 可配置可扩展T*CORE 处理器及软硬件协同设计流程
3.1 T*CORE 处理器架构与逻辑设计
3.1.1 T*CORE 处理器总体架构
3.1.2 T*CORE 核心计算组件
3.1.3 T*CORE 处理器流水线策略
3.1.4 T*CORE 处理器指令格式
3.1.5 T*CORE 处理器指令控制单元IFETCH
3.1.6 T*CORE 处理器功能单元FU
3.1.7 T*CORE 处理器SoCket 及控制寄存器CTRLREG
3.1.8 T*CORE 处理器硬循环机制
3.2 基于T*CORE 处理器软硬件协同设计流程
3.3 本章小结
第四章 面向T*CORE 处理器可重定目标编译器的研究
4.1 问题提出
4.2 T*CORE 处理器的可重定目标编译器框架
4.3 基于线性扫描的全局寄存器分配
4.3.1 基于线性扫描的全局寄存器分配算法关键概念描述
4.3.2 基于线性扫描的全局寄存器分配算法的设计与实现
4.3.3 实验结果与分析
4.4 基于操作的表调度与关键路径混合指令调度算法
4.4.1 基于操作的表调度与关键路径混合指令调度策略
4.4.2 数据计算类操作的调度策略
4.4.3 实验结果与分析
4.5 遗传算法在T*CORE 处理器编译器中的应用
4.5.1 面向T*CORE 处理器指令调度的数学描述
4.5.2 面向T*CORE 处理器指令调度的遗传算法框架
4.5.3 实验结果与分析
4.6 本章小结
第五章 基于T*CORE 处理器电子系统级建模的研究
5.1 问题提出
5.2 T*CORE 处理器电子系统级模型框架
5.3 处理器状态模型
5.4 仿真核模型
5.5 指令集自定义及架构解析模型
5.6 T*CORE 处理器电子系统级模型功能验证及性能评估
5.7 本章小结
第六章 基于T*CORE 处理器指令压缩的研究
6.1 问题提出
6.2 T*CORE 处理器空操作复用设计
6.3 基于熵编码和马尔可夫模型的T*CORE 处理器指令压缩
6.3.1 基于查找表算术编码
6.3.2 基于马尔可夫链的概率模型
6.4 实验结果与分析
6.5 本章小结
第七章 基于T*CORE 处理器音频处理SoC 设计
7.1 MP3 解码流程及软件优化
7.1.1 MP3 解码流程
7.1.2 MP3 解码软件功能优化
7.2 面向音频处理的SoC 架构及软硬件功能划分
7.3 音频处理SoC 中T*CORE 处理器的设计
7.3.1 音频处理SoC 中T*CORE A0424v1 处理器架构
7.3.2 T*CORE A0424v1 处理器特殊功能单元
7.3.3 T*CORE A0424v1 处理器指令格式
7.4 T*CORE A0424v1 处理器物理实现及性能分析
7.5 本章小结
第八章 总结与展望
参考文献
发表论文和科研情况说明
致谢
本文编号：3864082
【文章页数】：131 页
【学位级别】：博士
【文章目录】：
中文摘要
ABSTRACT
第一章 绪论
1.1 课题研究背景、目的和意义
1.2 可配置可扩展处理器的研究现状及面临的问题
1.3 本文主要研究工作和创新之处
1.4 论文结构
第二章 可配置可扩展处理器研究基础
2.1 可配置性和可扩展性
2.1.1 可配置性
2.1.2 可扩展性
2.2 基于可配置可扩展处理器的SoC 设计方法
2.3 指令集并行与传输触发体系结构
2.3.1 指令级并行
2.3.2 传输触发体系结构
2.4 与机器相关编译器优化
2.4.1 基本块和控制流分析
2.4.2 指令调度与数据依赖分析
2.4.3 数据流分析
2.4.4 寄存器分配与指派
2.5 电子系统级设计
第三章 可配置可扩展T*CORE 处理器及软硬件协同设计流程
3.1 T*CORE 处理器架构与逻辑设计
3.1.1 T*CORE 处理器总体架构
3.1.2 T*CORE 核心计算组件
3.1.3 T*CORE 处理器流水线策略
3.1.4 T*CORE 处理器指令格式
3.1.5 T*CORE 处理器指令控制单元IFETCH
3.1.6 T*CORE 处理器功能单元FU
3.1.7 T*CORE 处理器SoCket 及控制寄存器CTRLREG
3.1.8 T*CORE 处理器硬循环机制
3.2 基于T*CORE 处理器软硬件协同设计流程
3.3 本章小结
第四章 面向T*CORE 处理器可重定目标编译器的研究
4.1 问题提出
4.2 T*CORE 处理器的可重定目标编译器框架
4.3 基于线性扫描的全局寄存器分配
4.3.1 基于线性扫描的全局寄存器分配算法关键概念描述
4.3.2 基于线性扫描的全局寄存器分配算法的设计与实现
4.3.3 实验结果与分析
4.4 基于操作的表调度与关键路径混合指令调度算法
4.4.1 基于操作的表调度与关键路径混合指令调度策略
4.4.2 数据计算类操作的调度策略
4.4.3 实验结果与分析
4.5 遗传算法在T*CORE 处理器编译器中的应用
4.5.1 面向T*CORE 处理器指令调度的数学描述
4.5.2 面向T*CORE 处理器指令调度的遗传算法框架
4.5.3 实验结果与分析
4.6 本章小结
第五章 基于T*CORE 处理器电子系统级建模的研究
5.1 问题提出
5.2 T*CORE 处理器电子系统级模型框架
5.3 处理器状态模型
5.4 仿真核模型
5.5 指令集自定义及架构解析模型
5.6 T*CORE 处理器电子系统级模型功能验证及性能评估
5.7 本章小结
第六章 基于T*CORE 处理器指令压缩的研究
6.1 问题提出
6.2 T*CORE 处理器空操作复用设计
6.3 基于熵编码和马尔可夫模型的T*CORE 处理器指令压缩
6.3.1 基于查找表算术编码
6.3.2 基于马尔可夫链的概率模型
6.4 实验结果与分析
6.5 本章小结
第七章 基于T*CORE 处理器音频处理SoC 设计
7.1 MP3 解码流程及软件优化
7.1.1 MP3 解码流程
7.1.2 MP3 解码软件功能优化
7.2 面向音频处理的SoC 架构及软硬件功能划分
7.3 音频处理SoC 中T*CORE 处理器的设计
7.3.1 音频处理SoC 中T*CORE A0424v1 处理器架构
7.3.2 T*CORE A0424v1 处理器特殊功能单元
7.3.3 T*CORE A0424v1 处理器指令格式
7.4 T*CORE A0424v1 处理器物理实现及性能分析
7.5 本章小结
第八章 总结与展望
参考文献
发表论文和科研情况说明
致谢
本文编号：3864082
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3864082.html