一种高效的源同步总线收发编码方法

图1传统的源同步串行传输方法示例

FPGA片间有传输数据需求时，传统的源同步串行总线编码方法，以n根线路传输m位宽数据为例，n根线路中固定一路传输随路时钟，再选一路传输高有效的同步脉冲，同步脉冲指示传输的有效数据的起始，再将m位宽数据进行并串转换并依次序平铺在剩余的n-2根线路上，易知并串转换后数据长度为ceil....

图2本文提出的高效源同步串行传输方法示例

以n根线路传输m位宽数据为例，n根线路中固定一路传输随路时钟，剩余的n-1路全部用来传输有效数据，同时将有效数据分为数据帧和同步帧两种类型。本文提出的高效源同步串行传输方法原理如图2所示。数据帧的设计：m位宽数据在最低位和最高位之外分别增加一位“0”，形成m+2位宽数据，将m+2....

图35线传64bit数据传统源同步串行传输方法示例

本文提出的编码方法能显著提高源同步总线的传输效率，具体以5线传输64bit数据为例，传统源同步串行传输方法如图3所示。源同步时钟用1根线，数据同步有效标志用1根线，64bit并行数据经过并串转换需要ceil[64/（5-2)]=22个时钟节拍传输，因此连续传输间隔为22个时钟....

图45线传64bit数据的高效源同步串行传输方法示例

设随路时钟为150MHz，周期为6.66ns,则2线传输28bit数据包的传输效率对比如表1所示。新编码方法在线路资源不变的情况下，传输效率提升了29%。3结语