基于精度可变乘法器的脉动阵列

发布时间：2024-03-17 15:12

　　为了有效地支持神经网络中精度变化的权重参数的乘法计算,针对多种神经网络的参数位宽需求和单比特乘法器存在的性能下降问题,结合卷积计算中特征图复用的特点,提出基于精度可变乘法器的脉动阵列结构.将被多次使用的乘数的两比特积寄存在查找表中,从而将乘法操作转化为查表操作,设计支持偶数比特精度的两比特串行乘法器;基于该串行乘法器的处理单元作为脉动阵列的基本组成部分,在计算开始之前将特征图加载至相应位置,计算过程中完成乘累加计算和数据控制.相邻的处理单元局部连接可构成任意所需规模的脉动阵列.实验结果表明,基于Xilinx ZCU102现场可编程逻辑门阵列平台,提出的精度可变乘法器,相比于最先进的单比特乘法器,资源归一化性能提升1.8倍,并且在多种神经网络上的性能平均提升80%.

【文章页数】：7 页

【部分图文】：

图1两比特串行乘法器

由上述两比特串行乘法运算过程设计两比特串行乘法器，如图1所示.考虑到两比特积在串行计算过程中会被多次使用到，且其可能的所有取值是可知的，因此将两比特积的所有取值的绝对值作为查找表（LookupTable,LUT）.串行计算过程中通过查表得到绝对值，绝对值有四种取值：0,B,2....

图2加载过程数据通路

特征图加载过程的数据通路如图3中的红色线路所示.减法计数器有LD和EN两个控制信号：LD有效则计数器将当前传递进来的cnt值加载为当前计数值；EN有效则计数器进行减1计数.当前计数值大于0时EN有效，通过减法计数器控制特征图的流动.EN信号也是串行乘法器的查找表更新信号Upd，如....

图3计算过程数据通路

计算过程的数据通路如图3中红色线路所示.乘累加操作由两比特串行乘法器和加法器完成.从上方相邻PE接受输入部分和Sin，从左侧相邻PE接受权重W，将输出部分和Sout传递给下方相邻PE，将权重W传递给右侧相邻PE.接受来自左侧相邻PE的start信号开始计算，计算完成后将done信....

图4脉动阵列结构

将处理单元纵横连接即构成脉动阵列，脉动阵列局部连接的特点可以实现任意规模的脉动阵列.一个nr×nr的脉动阵列表示其水平方向和垂直方向都由nr个处理单元构成.如图4所示，一个nr×nr的脉动阵列包括nr个特征图缓冲FB、nr个权重缓冲WB、nr个输出和缓冲SB.控制信号Bit＿wi....

本文编号：3931218