面向宇航应用的高可靠SoC异常处理系统设计

发布时间：2024-03-24 14:40

　　实现了面向宇航应用的高可靠SoC异常处理系统软硬件设计.为提高可靠性,将处理器及异常处理系统寄存器进行冗余设计,对SoC片上SRAM及各外设存储模块引入EDAC检错/纠错(纠一检二)机制.采用中断控制器统一管理众多的外设中断请求,对数据/指令的EDAC校验一位错和二位错异常,引入不同的硬件处理机制.一位错可通过EDAC逻辑纠正,不影响处理器正常运行,通过中断控制器以异步异常方式处理;二位错不能被EDAC逻辑纠正,影响处理器指令执行,通过总线反馈信号以精确同步异常方式处理,保证了异常响应的效率和系统可靠性.仿真验证结果表明,该异常处理系统可正确处理SoC众多外设和处理器内部异常.本文中的设计方法对高可靠处理器异常处理系统设计具有一定的参考价值.

【文章页数】：5 页

【部分图文】：

图2采用中断控制器的中断处理架构

本文异常处理系统设计中采用中断控制器管理众多的外设中断源，除了外设发起的中断请求，还包括各个存储模块引入EDAC逻辑后产生的一位错信号，例如SDRAM一位错、EMIF一位错、1553B一位错等．为提高可靠性，本文将中断控制器的寄存器进行了冗余设计．每一个连接到中断控制器的中断源都....

图4外设中断嵌套响应仿真波形，图(b)为图(a)中实线框中放大部分

处理器在接收到中断控制器有效信号后，并不会立即终止指令执行，而是执行完后续流水线中的指令后，再响应中断请求，这种机制保证了处理器的执行效率．数据/指令的EDAC校验一位错可以由硬件逻辑自动更正，不需要cpu立即响应，因此可以通过中断控制器处理．中断控制器相关功能经过VCS仿真和F....

图1异常响应基本流程

SoC系统中存在不同类型的异常，例如数据访问异常、指令访问异常、指令执行异常、外设中断请求等．外设中断请求又可根据响应速度分为普通外设中断和快速外设中断，快速外部中断优先级更高、响应速度更快，常用于对实时要求高的外设中断．数据访问异常是存储器数据访问出现的异常，例如地址未对齐、地....

图3考虑嵌套的中断响应程序设计

根据图1的异常响应流程，在响应异常时，硬件根据异常类型自动跳转至异常响应程序执行，在异常响应程序的设计中，需要考虑异常嵌套的情况[9-10]．以外设中断例，当处理器响应外设中断请求时，硬件自动将处理器切换至相应模式并跳转至外设中断入口地址开始执行．将通用寄存器压入堆栈保护后，由于....

本文编号：3937603