LTE-Advanced标准中低存储容量Turbo码译码器的设计及FPGA实现

发布时间：2024-03-10 20:35

　　信道编码技术是无线通信系统中保证信息可靠传输的关键技术之一。Turbo码因为具有逼近Shannon极限的纠错性能,所以自提出以来便得到了广泛的关注,现已经被多种通信标准确定为所支持的信道编码方案。目前,Turbo码已为LTE-Advanced标准所采用。在Turbo码译码器的工程实现研究中,为获得满意的误码率性能,译码算法需要经过多次迭代操作。由于译码算法自身的属性,译码器需要大容量的存储单元和频繁的内存访问操作,致使Turbo码译码器的功耗很高。因此,对于能源受限的无线通信应用,Turbo码译码器的功耗问题成为了重要的约束瓶颈之一。为了解决Turbo码译码器的这个不足,低存储容量的译码器结构设计成为了研究的热点内容。在Turbo码译码器中主要有三种存储单元:接收软比特存储器、外信息存储器和状态度量缓存(State Metric Cache,SMC)。其中,SMC容量最大,对其访问操作频繁,对译码器整体功耗的影响最大。因此,通过降低SMC容量来减小Turbo码译码器的整体功耗是一个有效的策略。本文针对LTE-Advanced标准下的Turbo码,首先介绍了编译码器的基本原理,并详细推导...

【文章页数】：80 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第一章 绪论
    1.1 研究背景
        1.1.1 信道编码技术
        1.1.2 Turbo码的发展
        1.1.3 Turbo码译码器的研究现状
    1.2 研究意义
    1.3 论文主要工作及章节安排
        1.3.1 论文主要工作
        1.3.2 章节安排
第二章 Turbo码的基本原理
    2.1 Turbo码编码器
        2.1.1 Turbo码编码原理
        2.1.2 归零处理
        2.1.3 Turbo码内交织器
    2.2 Turbo码译码器
        2.2.1 Turbo码译码原理
        2.2.2 Turbo码译码算法
        2.2.3 译码算法比较
    2.3 Turbo本章小结
第三章 低存储容量Turbo码译码器的设计
    3.1 Turbo码译码器的低存储容量技术
    3.2 基于压缩变换的Turbo码译码器结构设计
        3.2.1 近最优Log-MAP算法
        3.2.2 基于压缩变换的译码器结构
        3.2.3 平滑压缩方案
        3.2.4 循环压缩方案
        3.2.5 性能分析
    3.3 基于反向重算的Turbo码译码器结构设计
        3.3.1 反向重算原理
        3.3.2 修正的雅可比对数式
        3.3.3 基于反向重算的译码器结构
        3.3.4 性能分析
    3.4 本章小结
第四章 基于反向重算的Turbo码译码器的FPGA实现
    4.1 开发环境介绍
        4.1.1 FPGA概述
        4.1.2 ModelSim仿真工具
        4.1.3 PowerPlayEPE功耗测试工具
    4.2 硬件实现架构
        4.2.1 控制模块
        4.2.2 SISO模块
        4.2.3 交织/解交织模块
    4.3 设计结果分析
        4.3.1 资源使用情况
        4.3.2 Modelsim仿真
    4.4 功耗估算
    4.5 本章小结
第五章 总结与展望
    5.1 论文总结
    5.2 未来工作展望
参考文献
致谢
攻读硕士期间已取得的学术成果
攻读硕士期间参加的科研项目
附录 A QPP交织参数表
附录 B 反向重算VerilogHDL程序



本文编号：3925281