OFDM系统FFT解调与信道译码算法及硬件结构研究
发布时间：2024-03-02 07:36
正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)在多载波传输体制中具有基础性的地位。在以LTE-Advanced、IEEE 802.11ac/ad/ay为代表的宽带无线通信标准中,OFDM是实现高速信息传输的使能技术。以此同时,随着物联网(Internet of Things,IoT)的不断发展完善,OFDM也被3GPP标准化组织遴选为IoT底层机器类型通信(Machine Type Communications,MTC)的解决方案之一。快速傅里叶变换(Fast Fourier Transform,FFT)和信道译码被认为是OFDM系统的关键技术:OFDM信号的解调需要通过FFT来完成,而信道译码是提升信息传输可靠性的主要手段之一。因此,设计高效的FFT解调和信道译码算法及硬件结构对采用OFDM技术的实际通信设备具有重要意义,同时也是学术和工业界持续关注的热点。本文的研究正是围绕这一问题展开,主要工作和创新点包含以下方面:首先,对于目前带宽达数百兆乃至上千兆赫兹的OFDM信号,FFT需要以并行计算方式来完成信号的高速解调,如...
【文章页数】：181 页
【学位级别】：博士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 研究背景与意义
1.2 研究现状
1.2.1 FFT算法与硬件实现结构
1.2.2 FFT定点运算的量化误差分析与参数优化
1.2.3 Turbo码译码方案与并行交织器设计
1.2.4 列表译码算法及实现结构
1.3 论文研究思路与组织结构
1.3.1 论文的研究思路
1.3.2 论文组织结构
1.4 论文的主要贡献
第二章 FFT并行计算方法与硬件结构设计
2.1 引言
2.2 FFT并行计算方案推导
2.3 基于折叠变换的M2DF结构
2.3.1 SDF串行流水线结构的折叠矩阵
2.3.2 基于折叠矩阵的运算操作重新调度
2.3.3 M2DF并行流水线FFT计算结构
2.4 M2DF结构的优化设计
2.4.1 数据排序单元设计方案
2.4.2 旋转因子压缩存储策略
2.5 理论分析与硬件测试
2.5.1 并行流水线FFT结构的资源消耗估计与比较
2.5.2 M2DF结构的硬件实现与测试
2.6 本章小结
第三章 Radix-2kFFT量化误差分析与硬件参数优化
3.1 引言
3.2 混合radix-2k算法的矩阵表示及数学性质
3.2.1 混合radix-2k算法的矩阵表示
3.2.2 混合radix-2k算法各分量矩阵的数学性质
3.3 混合radix-2k算法的量化误差分析
3.3.1 可变数据位宽下的量化误差模型
3.3.2 量化误差的功率估计
3.4 流水线FFT结构硬件参数的优化配置
3.4.1 SDF流水线结构的存储资源需求
3.4.2 MDC流水线结构的存储资源需求
3.4.3 流水线结构的计算资源开销估计
3.4.4 FFT计算单元参数优化
3.5 仿真分析与实验测试
3.5.1 流水线结构SQNR与存储开销的仿真分析
3.5.2 流水线FFT结构SQNR的实验测试
3.6 本章小结
第四章 Turbo码并行译码器中QPP交织器硬件结构设计
4.1 引言
4.2 Turbo码的并行译码方法
4.2.1 基于符号的MAP译码算法
4.2.2 子块并行译码与块交织流水线策略
4.2.3 基于SMAP与 XMAP的 SISO译码方式
4.3 针对QPP交织器的外信息无冲突存取方式
4.3.1 外信息存储模式与QPP交织器的数学表示
4.3.2 支持无冲突访问的外信息存储模式
4.4 并行QPP交织器的硬件设计
4.4.1 数据写入电路结构
4.4.2 数据读取电路的读地址产生器
4.4.3 数据读取电路中数据路由单元
4.5 理论分析与硬件测试
4.5.1 不同QPP交织器设计方案的复杂度分析
4.5.2 QPP交织器的硬件实现与测试
4.6 本章小结
第五章 卷积码并行列表译码算法与硬件结构设计
5.1 引言
5.2 卷积码的并行列表译码方法
5.2.1 非咬尾卷积码的列表译码
5.2.2 咬尾卷积码的列表译码
5.3 基于路径标识的非咬尾卷积码并行列表译码算法
5.3.1 基于路径标识的前向递推运算
5.3.2 基于路径标识的路径回溯
5.4 基于网格循环性的咬尾卷积码初始状态估计器
5.5 并行列表译码器的硬件结构设计
5.5.1 并行列表译码器的ACS单元
5.5.2 并行列表译码器的路径回溯单元
5.5.3 初始状态估计器
5.6 理论分析与硬件测试
5.6.1 非咬尾卷积码列表译码器存储资源分析
5.6.2 基于FPGA的列表译码器硬件实现与性能测试
5.6.3 列表译码器的VLSI实现
5.7 本章小结
第六章 结束语
6.1 主要研究成果与创新点
6.2 后续工作展望
致谢
参考文献
作者在学期间取得的学术成果
附录 A CORDIC运算单元的量化误差分析
附录 B 定理3.2 的证明
附录 C 定理4.2 的证明
附录 D 定理4.4 的证明
本文编号：3916545
【文章页数】：181 页
【学位级别】：博士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 研究背景与意义
1.2 研究现状
1.2.1 FFT算法与硬件实现结构
1.2.2 FFT定点运算的量化误差分析与参数优化
1.2.3 Turbo码译码方案与并行交织器设计
1.2.4 列表译码算法及实现结构
1.3 论文研究思路与组织结构
1.3.1 论文的研究思路
1.3.2 论文组织结构
1.4 论文的主要贡献
第二章 FFT并行计算方法与硬件结构设计
2.1 引言
2.2 FFT并行计算方案推导
2.3 基于折叠变换的M2DF结构
2.3.1 SDF串行流水线结构的折叠矩阵
2.3.2 基于折叠矩阵的运算操作重新调度
2.3.3 M2DF并行流水线FFT计算结构
2.4 M2DF结构的优化设计
2.4.1 数据排序单元设计方案
2.4.2 旋转因子压缩存储策略
2.5 理论分析与硬件测试
2.5.1 并行流水线FFT结构的资源消耗估计与比较
2.5.2 M2DF结构的硬件实现与测试
2.6 本章小结
第三章 Radix-2kFFT量化误差分析与硬件参数优化
3.1 引言
3.2 混合radix-2k算法的矩阵表示及数学性质
3.2.1 混合radix-2k算法的矩阵表示
3.2.2 混合radix-2k算法各分量矩阵的数学性质
3.3 混合radix-2k算法的量化误差分析
3.3.1 可变数据位宽下的量化误差模型
3.3.2 量化误差的功率估计
3.4 流水线FFT结构硬件参数的优化配置
3.4.1 SDF流水线结构的存储资源需求
3.4.2 MDC流水线结构的存储资源需求
3.4.3 流水线结构的计算资源开销估计
3.4.4 FFT计算单元参数优化
3.5 仿真分析与实验测试
3.5.1 流水线结构SQNR与存储开销的仿真分析
3.5.2 流水线FFT结构SQNR的实验测试
3.6 本章小结
第四章 Turbo码并行译码器中QPP交织器硬件结构设计
4.1 引言
4.2 Turbo码的并行译码方法
4.2.1 基于符号的MAP译码算法
4.2.2 子块并行译码与块交织流水线策略
4.2.3 基于SMAP与 XMAP的 SISO译码方式
4.3 针对QPP交织器的外信息无冲突存取方式
4.3.1 外信息存储模式与QPP交织器的数学表示
4.3.2 支持无冲突访问的外信息存储模式
4.4 并行QPP交织器的硬件设计
4.4.1 数据写入电路结构
4.4.2 数据读取电路的读地址产生器
4.4.3 数据读取电路中数据路由单元
4.5 理论分析与硬件测试
4.5.1 不同QPP交织器设计方案的复杂度分析
4.5.2 QPP交织器的硬件实现与测试
4.6 本章小结
第五章 卷积码并行列表译码算法与硬件结构设计
5.1 引言
5.2 卷积码的并行列表译码方法
5.2.1 非咬尾卷积码的列表译码
5.2.2 咬尾卷积码的列表译码
5.3 基于路径标识的非咬尾卷积码并行列表译码算法
5.3.1 基于路径标识的前向递推运算
5.3.2 基于路径标识的路径回溯
5.4 基于网格循环性的咬尾卷积码初始状态估计器
5.5 并行列表译码器的硬件结构设计
5.5.1 并行列表译码器的ACS单元
5.5.2 并行列表译码器的路径回溯单元
5.5.3 初始状态估计器
5.6 理论分析与硬件测试
5.6.1 非咬尾卷积码列表译码器存储资源分析
5.6.2 基于FPGA的列表译码器硬件实现与性能测试
5.6.3 列表译码器的VLSI实现
5.7 本章小结
第六章 结束语
6.1 主要研究成果与创新点
6.2 后续工作展望
致谢
参考文献
作者在学期间取得的学术成果
附录 A CORDIC运算单元的量化误差分析
附录 B 定理3.2 的证明
附录 C 定理4.2 的证明
附录 D 定理4.4 的证明
本文编号：3916545
本文链接：https://www.wllwen.com/kejilunwen/xinxigongchenglunwen/3916545.html