密集型集成电路条式并行测试机的设计及研究

发布时间：2021-04-19 06:30

　　半导体产品的最终测试是半导体制造厂的一项必不可少的重要生产工艺。测试机是此生产工艺中将待测器件送往电性测试系统进行功能测试的自动化设备。作为控制着半导体产品测试成本的两个主要因素， 测试系统和测试机都应该尽量达到它的最大能力， 以达到降低产品测试成本的目的。 本论文通过对产品测试成本的理论研究， 找出了从测试设备利用率方面降低测试成本的最佳途径， 提出了为达到数字测试系统具有的最大并行测试能力， 设计一种新型的条式物料并行测试机， 以实现数字产品的密集并行测试。同时通过测试机各功能模块的优化设计提高了测试机本身的利用率。从测试系统和测试机两个方面解决了降低数字产品测试成本的课题。 本论文首先对测试机所需的功能模块常用机构进行了理论分析比较和优化选择， 以寻求各模块结构自身的最佳利用率。在此基础上，根据测试生产线对测试机的具体设计要求，建立了条式并行测试机的总体优化结构。其后，以 SOIC28脚 x 32 并行测试为客体， 对各模块的关键参数进行了相应的实验和详细的结构设计。在获得各关键参数的实验中 采用了先进的仿真实验设计和统计优化方法。取得的可靠数据直接用于测试机结构参数和数据... 

【文章来源】：天津大学天津市 211工程院校 985工程院校 教育部直属院校

【文章页数】：75 页

【学位级别】：硕士

【部分图文】：

数字信号测试系统和数模混合信号测试系统

第一章 绪论从 1999 年至 2001 年，我们逐步地将一台 100MHz 的 J750 Tester 从 256annels 升级到 1024 Channels，使其具有了最大可以 x32 的并行测试能力，为们真正实现微处理器产品的 x32 并行测试创造了必须的硬件环境。2.3 半导体器件的封装类型随着半导体产品应用领域逐渐扩展到日常生活的各个方面，器件的封装类型几年来一直朝着极小化的方向发展着。器件封装类型的发展见图 1-3 。需要指出的是，尽管器件封装形式向着极小化发展，但它具体的应用还要从本上和使用空间上综合考虑。比如，时尚手机会使用极小的先进封装如 BGA 或N，而在汽车上空间足够的条件下会使用便宜的大的封装如 PDIP 或 SOIC 等。半体产品封装形式的应用见图 1-4 所示。

几年来一直朝着极小化的方向发展着。器件封装类型的发展见图 1-3 。需要指出的是，尽管器件封装形式向着极小化发展，但它具体的应用还要本上和使用空间上综合考虑。比如，时尚手机会使用极小的先进封装如 BGAN，而在汽车上空间足够的条件下会使用便宜的大的封装如 PDIP 或 SOIC 等体产品封装形式的应用见图 1-4 所示。图 1-3 器件封装类型的发展PDIP：塑封双列直插式 （Plastic Dual-in-Line Package）SOIC：表面贴装式（Small Outline Integrated Circuit）QFP：四边扁平封装式（Quad Flat Package）BGA：球状矩阵排列封装式（Ball Grid Array）QFN：扁平四边无脚式（Quad Flat No lead）SOICBGA

【参考文献】：
硕士论文
[1]集成电路测试的温度准确及稳定性控制研究[D]. 孙书龙.天津大学 2013
[2]混合信号测试理论在生产测试中应用的研究[D]. 孔冰.天津大学 2007



本文编号：3147029