适用于纳米级可编程逻辑器件的BRAM设计与研究

发布时间：2021-06-27 19:08

　　从1985年赛灵思公司正式推出第一款现场可编程门阵列（Field Programmable Gate Array,FPGA）以来,FPGA得到了迅猛的发展。FPGA芯片的发展方向非常丰富,由于现代半导体技术的不断发展,作为FPGA芯片的最基本构成元件的场效应管的尺寸急速减小,从而使得FPGA芯片的集成度越来越高。集成度的提高和芯片晶体管面积的缩减让FPGA芯片运行频率的提升成为了可能,进而具有了高速的运行速度。随着集成电路设计水平的不断提高,我们对存储器的存取速度、存储容量的需求也越来越高。因此,本文在分析了Xilinx的Virtex系列FPGA的体系结构的基础上,使用ISE9.1和candence开发软件,采用65nm工艺设计了一款容量为36Kbit块状存储器（Block RAM,BRAM）,重点设计了BRAM中主要的电路单元,包括静态存储单元、灵敏放大器以及外围电路。本文首先介绍了FPGA芯片的整体架构以及FPGA芯片和BRAM的发展现状,并指出可编程存储模块BRAM的重要性。其次本文完成了容量18Kbit BRAM模块的电路设计。容量18Kbit BRAM可被配置为单端口RAM、... 

【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校

【文章页数】：63 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第1章 绪论
    1.1 课题研究背景意义及来源
    1.2 FPGA的体系结构
        1.2.1 可编程逻辑模块CLB
        1.2.2 可编程输入输出模块IOB
        1.2.3 可编程互连线模块PI
    1.3 国内外研究现状
        1.3.1 FPGA研究现状
        1.3.2 BRAM研究现状
    1.4 本文的主要研究内容
第2章 FPGA中 18K容量BRAM电路设计
    2.1 SRAM存储单元电路设计
    2.2 灵敏放大器电路设计
    2.3 译码电路设计
        2.3.1 行译码电路
        2.3.2 列译码电路
        2.3.3 位宽选择电路
        2.3.4 数据输入电路
        2.3.5 数据输出电路
    2.4 读写控制逻辑电路设计
    2.5 初始化/回读控制电路设计
    2.6 配置电路设计
    2.7 18K容量RAM阵列结构设计
    2.8 本章小结
第3章 BRAM功能研究与设计
    3.1 BRAM中集成的FIFO控制逻辑
        3.1.1 使用FIFO的BRAM架构图
        3.1.2 FIFO控制逻辑的工作模式
        3.1.3 BRAM配置成同步FIFO
        3.1.4 BRAM配置成异步FIFO
        3.1.5 FIFO控制逻辑时序图分析
    3.2 BRAM中集成的ECC控制逻辑
        3.2.1 使用ECC的BRAM架构图
        3.2.2 使用ECC的BRAM和FIFO库原型
        3.2.3 ECC控制逻辑工作模式总览
        3.2.4 ECC控制逻辑的工作模式
    3.3 本章小结
第4章 BRAM设计实现与功能验证
    4.1 BRAM内部结构与设计实现
    4.2 BRAM整体功能逻辑验证
        4.2.1 功能逻辑验证 1
        4.2.2 功能逻辑验证 2
        4.2.3 功能逻辑验证 3
        4.2.4 功能逻辑验证 4
    4.3 本章小结
结论
参考文献
致谢


【参考文献】：
硕士论文
[1]FPGA中BRAM的设计[D]. 王美丽.西安电子科技大学 2012
[2]FPGA中的BRAM设计研究[D]. 王睿.电子科技大学 2009
[3]静态随机存取存储器IP核全定制设计与实现[D]. 刘婷.国防科学技术大学 2006
[4]嵌入式128Kb SRAM的研究与设计[D]. 田虹.西北大学 2002
[5]嵌入式SRAM优化设计[D]. 王磊.电子科技大学 2003



本文编号：3253434