数字电路门级并行逻辑模拟研究

发布时间：2022-01-25 14:20

　　逻辑模拟是EDA软件的重要组成部分,是用来检验电路设计正确性的重要工具。随着数字电路规模的不断增加,逻辑模拟需要消耗越来越多的时间。逻辑模拟的高耗时性成为IC设计的一个瓶颈,增加了开发成本。为了降低模拟时间,我们对基于集群的并行逻辑模拟算法和相应的非循环电路划分算法进行了研究。事件驱动算法是串行电路模拟的主要算法,我们以此为基础,研究了基于MPI消息通讯的并行逻辑模拟算法。要对电路进行并行逻辑模拟,面临一系列的挑战。首先是同步协议的选择,在分析和比较了保守协议和乐观协议之后,我们选择了保守协议作为进程同步的基本协议。另外的一个难点是如何解决死锁。我们采用流水线技术来避免死锁的产生,这样就大大减小了编写并行程序的难度。在性能方面,我们采用消息缓冲机制和非阻塞通讯来减小通讯开销,最大程度的重叠通讯和计算,提高并行性能。电路划分是另外一个研究重点。为了避免死锁,使得并行模拟类似流水线一样进行,我们要求电路划分是非循环的。我们用有向图的理论给出了电路的数学描述,并介绍了电路划分的定义,然后给出了非循环划分的定义。在最大自由扇出锥（MFFC）的基础之上,我们提出了无输出循环聚集（NOCYC）的概... 

【文章来源】：重庆大学重庆市 211工程院校 985工程院校 教育部直属院校

【文章页数】：77 页

【学位级别】：硕士

【部分图文】：

电路与有向图

图 2.3 事件驱动算法的主要流程Fig.2.3 Major flows of event-driven algorithm4 所示的数据结构来管理事件列表，某一中，以适当的顺序链接列表头，从而维qt 相关的表项 (i , v )表明在qt 时刻，线 i图 2.4 事件列表的链表实现

9图 2.4 事件列表的链表实现Fig.2.4 Link implement of event-list驱动算法的一种基本实现方式。它由两动门列表。事件列表中保存了与时间相关刻处于活动状态的门。两个列表在每一个，先比较新旧状态，如果状态发生改变，入活动门列表；在处理活动门列表时，计

【参考文献】：
期刊论文
[1]并行离散事件模拟的同步机制研究[J]. 李俊红,解建军,王喜年,陈丽娟.  计算机工程与设计. 2006(13)
[2]一种启发式并行逻辑模拟划分算法[J]. 李暾,李思昆.  系统工程与电子技术. 1999(09)

博士论文
[1]基于硬件描述语言的并行逻辑模拟系统研究与实现[D]. 吴悦.上海大学 2006



本文编号：3608689