基于UPF低功耗设计下的逻辑综合与等价性验证

发布时间：2023-05-04 03:03

　　随着集成电路的发展,芯片的功耗要求越来越高,低功耗的设计方法应运而生,采用低功耗设计的芯片越来越多。Synopsys公司推出的基于统一功耗格式(UPF)的低功耗设计流程为业界广泛使用。它将用UPF来描述设计的功耗意图这个统一的文件,应用在经典设计流程的各个步骤,在设计实现的各个步骤指导低功耗意图的实现。 逻辑综合是将寄存器传输级(RTL)设计转化为门级网表的过程,是芯片设计实现RTL-GDSⅡ流程中重要的一步。设计的时序、功耗、面积等因素在逻辑综合时得以优化。逻辑综合是一个复杂的过程,需要给设计施加合理的约束,以产生良好的综合结果。在综合完成以后,还要检查时序及各项约束条件是否满足。 等价性验证通过对比在设计流程各个阶段的不同形式的设计描述之间的等价性,来验证设计流程中功能的等价性。如RTL代码经过综合,需要验证RTL代码和综合后网表的功能等价性。 本文以一款应用于无线手持设备的低功耗设计芯片SEP6010B的设计实现为研究对象,探索低功耗设计的实现流程,完成了基于UPF流程的逻辑综合和等价性验证,静态时序分析等工作。在设计实现的过程中探索了低功耗设计下的逻辑综合和等价性验证,解决了相...

【文章页数】：67 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
目录
第一章 引言
    1.1 课题研究背景
    1.2 外低功耗设计的研究与应用意义
    1.3 论文的内容与结构
第二章 UPF与低功耗设计流程
    2.1 功耗的基本理论
        2.1.1 静态功耗
        2.1.2 动态功耗
        2.1.3 低功耗设计方法
    2.2 基于UPF的低功耗设计
        2.2.1 UPF的应用
        2.2.2 设计流程
第三章 逻辑综合与约束
    3.1 逻辑综合
        3.1.1 逻辑综合的原理
        3.1.2 逻辑综合的工具
    3.2 约束
        3.2.1 设计约束
        3.2.2 环境约束
    3.3 系统芯片的约束设置
        3.3.1 时钟的设置
        3.3.2 端口约束的设置
        3.3.3 时序例外的设置
        3.3.4 设计规则、面积及功耗的约束设置
第四章 低功耗下的逻辑综合
    4.1 逻辑综合的一般流程
    4.2 基于UPF的逻辑综合
        4.2.1 综合的流程
        4.2.2 综合中的相关问题及解决
第五章 低功耗下的等价性验证
    5.1 等价性验证的原理
    5.2 Formality的使用流程
        5.2.1 相关概念
        5.2.2 Formality验证流程
    5.3 基于UPF的等价性验证
        5.3.1 基于UPF的等价性验证方法
        5.3.2 验证中的问题
第六章 总结与展望
参考文献
附录
致谢
攻读学位期间发表的学术论文



本文编号：3807821