一种基于多FPGA的逻辑划分方法的研究与实现

发布时间：2024-03-30 19:41

　　随着集成电路产业的竞争日益激烈,芯片研发的重点已不仅局限于设计阶段,验证也逐渐变成影响项目开发的关键因素。相比于软件仿真等传统验证方法,基于多FPGA(Field Programmable Gate Array,现场可编程门阵列)的原型验证技术凭借其可反复擦除、可真实的模拟设计中的硬件行为等优势受到验证团队越来越多的重视。本文正是基于多FPGA的验证思想,以一款LTE(Long Term Evolution,长期演进)基带芯片的原型验证为例展开论述,从FPGA板间互连接口设计、FPGA板间数据传输设计、时钟管理以及原型系统的搭建与测试等方面对基于多FPGA的逻辑划分方法进行了研究与实现。首先,针对原型验证系统逻辑划分的必要性进行了论证,并阐述系统划分带来的关键挑战:FPGA板间互连接口资源有限,数据在FPGA板间传输发生错误,每个FPGA时钟需要同步。在FPGA板间互连接口模块的设计方面,本文了提出一种新的结构,通过在原有功能模块的基础上加入并串转换模块和串并转换模块,再利用BR(Ring Bus,环形总线)以及调整串并信号频率等方法,使得所需的FPGA板间互连接口数目减少为原来的1/...

【文章页数】：93 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 绪论
    1.1 研究背景
        1.1.1 论文研究背景
        1.1.2 集成电路验证的发展
        1.1.3 LTE简介
    1.2 研究现状
    1.3 研究内容
        1.3.1 论文研究目的和方法
        1.3.2 论文研究贡献
        1.3.3 论文组织结构
第二章 多FPGA原型验证与AHB总线
    2.1 FPGA原型验证
        2.1.1 FPGA基本原理
        2.1.2 FPGA原型验证流程
        2.1.3 FPGA型号选择
    2.2 多FPGA原型验证
        2.2.1 多FPGA原型验证目的
        2.2.2 多FPGA原型验证面临的挑战
    2.3 AHB总线协议
    2.4 本章小结
第三章 多FPGA原型验证系统接口设计
    3.1 MultilayerAHB
        3.1.1 MultilayerAHB结构和原理
        3.1.2 MultilayerAHB实现
    3.2 环形总线
    3.3 接口模块设计整体结构
    3.4 串并转换模块
    3.5 本章小结
第四章 数据传输与时钟管理
    4.1 数据传输
        4.1.1 数据传输错误的分析
        4.1.2 确保数据正确传输的设计
    4.2 时钟管理
        4.2.1 跨时钟域问题
        4.2.2 多FPGA时钟同步管理
        4.2.3 复位信号同步
    4.3 本章小结
第五章 原型验证平台的搭建与功能测试
    5.1 原型验证软件平台
        5.1.1 设计输入GMC
        5.1.2 验证效率
    5.2 原型验证硬件平台的搭建
    5.3 功能测试
        5.3.1 原型验证环境
        5.3.2 测试用例
        5.3.3 Multilayer仿真结果
        5.3.4 接口模块仿真结果
        5.3.5 复位信号仿真结果
        5.3.6 数据传输与时钟管理仿真结果
        5.3.7 板级测试结果
        5.3.8 Vivado分析结果
    5.4 本章小结
第六章 总结与展望
附录A AHB.XML代码
附录B GMC.XML代码
附录C TCL脚本
参考文献
致谢
作者简介



本文编号：3942844