通信SoC芯片PCIe 2.0接口设计与验证

发布时间：2024-01-21 08:19

　　PCIe是一种具备高性能以及错误监测机制和报告机制的第三代互连I/O总线,若将PCIe直接和系统总线连接,不仅会大量占用系统总线资源,还会严重影响工作效率,因此需要专门设计针对PCIe的高速接口电路,以满足PCIe与系统总线连接的需要。论文基于ARM的AHB总线协议设计了用于PCIe 2.0的专用高速接口电路,并采用APB接口对PCIe进行配置。本论文设计的高速接口电路可以大幅度减少PCIe系统总线的压力,并提高了传输效率。论文完成的主要工作如下:首先完成了S2C AHB和C2S AHB接口的设计,通过对AHB协议分析,分别实现AHB单拍传输、四拍增量传输、八拍增量传输、十六拍增量传输以及7字节数据传输的功能。另外完成了APB接口的设计,通过PCIe协议,对寄存器位段进行分配,设计了256比特位的描述符,并对描述符的各个位段含义进行了描述。接着搭建了针对PCIe的验证平台,并对所设计接口电路的具体功能进行了验证。根据接口功能需求,构造具体验证项,包括:APB接口的读写验证;PCIe传统中断和MSI中断的验证;S2C AHB和C2S AHB接口的单拍传输验证、四拍增量传输验证、八拍增量传...

【文章页数】：92 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 绪论
    1.1 课题背景
    1.2 国内外研究现状
    1.3 论文研究内容和章节安排
第二章 PCIe2.0协议与DMA
    2.1 概述
    2.2 PCIe以及DMA特性
        2.2.1 PCIe核的特性
        2.2.2 DMA核的特性
    2.3 PCIe功能介绍
        2.3.1 PCIe事务简介
        2.3.2 PCIe设备层
        2.3.3 中断
        2.3.4 根端口功能描述
    2.4 PCIe专用DMA
        2.4.1 DMA介绍
        2.4.2 taret模块
        2.4.3 DMA引擎
第三章 PCIe2.0接口设计
    3.1 AHB接口
        3.1.1 AHB简介
        3.1.2 AHB操作
        3.1.3 信号描述
        3.1.4 基本传输
        3.1.5 burst传输
        3.1.6 S2C AHB接口设计
        3.1.7 C2S AHB接口设计
    3.2 APB从接口
        3.2.1 APB接口简介
        3.2.2 PCIe描述符
    3.3 target接口
        3.3.1 target读接口
        3.3.2 taryet写接口
        3.3.3 target传输类型
第四章 功能验证
    4.1 验证平台搭建
        4.1.1 验证平台介绍
        4.1.2 验证平台搭建
    4.2 验证结果分析
        4.2.1 APB读写验证
        4.2.2 中断功能验证
        4.2.3 DMA操作
        4.2.4 C2S AHB接口验证
        4.2.5 S2C AHM接口验证
        4.2.6 target接口操作
        4.2.7 AHB接口性能计算
    4.3 本章小节
第五章 总结与展望
    5.1 总结
    5.2 展望
参考文献
致谢
作者简介



本文编号：3881577