复杂高速ASIC芯片逻辑模拟的新方法研究

发布时间：2021-06-06 11:59

　　逻辑模拟是ASIC设计中必不可少的一个环节。随着电路规模的不断扩大和时钟频率的不断加快，逻辑模拟对耗时和准确性的要求也不断提高。由于数字电路的模拟是基于对电路网表中的元件进行逻辑和延时计算的，所以要想得到正确的模拟结果，必须进行正确的逻辑运算和准确的延时分析。逻辑运算是基于布尔表达式的逐级运算，它能够实现对数字电路瞬间状态的模拟，但对具有复杂延迟特性的电路进行连续时间的模拟就无能为力了。延时分析虽然能够描述电路的时间特性，但它与逻辑运算相分离，因此并不能实时地模拟电路的行为。作为数字系统的模拟工具，它们都是不完整的。 Boole过程论是近年来出现的一种新的电路描述和解析的手段。它把逻辑和延迟有机地结合起来归纳为波形，并用波形来描述电路网表中节点的连续时间状态，通过对波形的计算实现整个电路的连续时间状态模拟。因此使用Boole过程的描述和计算方法能够更真实地同时对电路的逻辑功能和延迟特性进行模拟。本文运用波形的基本概念和波形运算的定义，建立了接近实际的模拟模型，并对原算法提出了重要改进，实现了对数字电路在高时钟频率和大集成度条件下的更为准确的模拟。本模拟算法的一个显著优势是：在模拟... 

【文章来源】：哈尔滨工程大学黑龙江省 211工程院校

【文章页数】：83 页

【学位级别】：硕士

【文章目录】：
第1章 绪论
    1.1 ASIC设计自动化流程
    1.2 ASIC自动化设计的未来发展趋势
    1.3 ASIC模拟验证的目的
    1.4 ASIC模拟验证的方法
    1.5 逻辑模拟验证的重要性
    1.6 本文的工作
第2章 逻辑模拟验证基础理论
    2.1 逻辑模拟的特点
    2.2 逻辑模拟模型
        2.2.1 电路网表
        2.2.2 信号状态值
        2.2.3 延迟模型
        2.2.4 元件模型
        2.2.5 模拟时钟
    2.3 VHD对逻辑模拟模型的描述
    2.4 VHDL模拟器的逻辑模拟过程
    2.5 VHD模拟器的逻辑模拟算法
        2.5.1 编译法
        2.5.2 事件表驱动法
        2.5.3 逻辑模拟验证中的一些问题
    2.6 本章小结
第3章 Boole波形多项式
    3.1 Boole过程论的提出
    3.2 Boole过程
    3.3 波形多项式
    3.4 本章小结
第4章 基于波形多项式的逻辑模拟验证算法
    4.1 基于Boole波形多项式的模拟模型的建立
    4.2 基于Boole波形多项式逻辑模拟验证的建数据结构
    4.3 逻辑模拟验证的模拟数据库
    4.4 基于Boole波形多项式的惯性延迟处理
    4.5 基于Boole波形多项式的冒险检测
    4.6 伪路径识别算法
    4.7 反馈环路的处理
    4.8 任意节点对之间的最短路径
    4.9 电路网表的关键路径
    4.10 电路模拟非正常停止的原因分析
    4.11 基于Boole波形多项式的逻辑模拟验证算法描述
    4.12 基于Boole波形多项式的网表再划分的处理
    4.13 本章小结
第5章 算法实现与分析
结论
参考文献
攻读硕士学位期间发表的论文和取得的科研成果
致谢
个人简历


【参考文献】：
期刊论文
[1]布尔过程论的实验研究[J]. 于潇洋,闵应骅,李忠诚,吴诚文.  计算机学报. 2000(11)
[2]基于时钟周期的VHDL模拟算法[J]. 杨勋,刘明业.  计算机辅助设计与图形学学报. 1999(06)
[3]多级流水线结构高层次VHDL语言行为模型的研究[J]. 石峰,刘明业.  计算机辅助设计与图形学学报. 1999(04)
[4]高速IC设计技术[J]. 彭宇行,陈福接,李思昆.  计算机辅助设计与图形学学报. 1996(06)
[5]Boole过程论[J]. 闵应骅,李忠诚,赵著行.  中国科学E辑:技术科学. 1996(06)
[6]三值组合电路的冒险分析[J]. 吴训威,沈继忠.  计算机学报. 1995(07)
[7]组合险象逻辑余式判据[J]. 童永承.  计算机学报. 1994(06)
[8]动态定时验证系统设计与实现[J]. 石雄.  计算机辅助设计与图形学学报. 1994(02)
[9]一个GA、MCA设计的模拟验证环境[J]. 李明仁,李思崑,陈福接.  计算机学报. 1991(05)



本文编号：3214344