高性能无线通信收发机逻辑与控制系统的研究与实现

发布时间：2021-07-15 19:06

　　高性能无线通信收发机是射频测试仪表的关键部分,其精度和灵敏度指标直接影响终端综合测试仪的整体性能,也是研发过程中的难点所在。本文内容为作者在工业与信息化部电子信息产业发展基金项目“宽带无线接入平台中高性能射频前端”中所承担的工作。该高性能射频前端能满足GSM、所有3G、TD-LTE等制式的终端综合测试仪表要求,可分为时钟、射频通路和逻辑与控制系统三个部分。作者在项目中主要负责逻辑与控制系统部分的研发,该部分完成主控对本模块的控制、发射和接收信号链路的DA和AD变换。在研发过程中,作者完成了需求分析、概要设计、详细方案设计、原理图设计、PCB设计、功能和性能调试等方面的工作。解决了高性能ADC/DAC电路设计与实现、高速串行总线电路设计与实现、高密度可编程控制器件电路设计与实现等关键问题。目前该板已经完成所有的功能和性能验证,即将进行中试。本文的主要工作如下：一、基于高性能射频前端整体框架、逻辑与控制系统的概要设计,对逻辑与控制系统的核心控制芯片进行了选型。二、设计了逻辑与控制系统板卡硬件电路的各部分。三、设计了逻辑与控制系统板卡的叠层结构、PCB布局,并给出ADC的性能调试结果。四、总... 

【文章来源】：北京邮电大学北京市 211工程院校 教育部直属院校

【文章页数】：62 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 课题来源及研究意义
    1.2 作者的主要工作
    1.3 本文结构安排
第二章 逻辑与控制系统概要设计
    2.1 高性能射频前端概要设计
    2.2 逻辑与控制系统整体方案概要设计
    2.3 FPGA的研究及选型
    2.4 本章小结
第三章 逻辑与控制系统硬件电路设计
    3.1 主FPGA电路的设计与实现
        3.1.1 主FPGA引脚分配
        3.1.2 主FPGA DDR2电路设计
        3.1.3 主FPGA MGT电路设计
        3.1.4 主FPGA FLASH电路设计
    3.2 接收机链路的设计与实现
        3.2.1 接收机链路信号处理
        3.2.2 ADC的理论研究
        3.2.3 高性能ADC电路设计
    3.3 发射机链路的设计与实现
        3.3.1 发射机链路信号处理流程
        3.3.2 高性能DAC电路设计
    3.4 PCI总线部分的硬件设计与实现
        3.4.1 PCI接口芯片的电话设计
        3.4.2 PCI接口部分硬件设计与实现
    3.5 控制接口和时钟电路设计
    3.6 电源部分的设计与实现
        3.6.1 电源部分的需求分析
        3.6.2 电源部分的电路设计
    3.7 本章小结
第四章 逻辑与控制系统板卡设计与实现
    4.1 逻辑与控制系统板卡叠层结构
    4.2 逻辑与控制系统板卡PCB布局
    4.3 ADC性能调试
    4.4 本章小结
第五章 总结与展望
第六章 参考文献
第七章 致谢


【参考文献】：
期刊论文
[1]第三代移动通信测试信号源射频模块的研制[J]. 严蘋蘋,洪伟,刘进,田玲,王海滨,陈鹏,蒋政波.  微波学报. 2006(06)
[2]零中频CDMA射频发射机研究及设计实现[J]. 李丹,刘宏立,童调生.  无线通信技术. 2006(03)



本文编号：3286289