基于忆阻器件的逻辑存储融合技术研究
发布时间：2022-02-17 21:14
通过融合布尔逻辑和非易失性存储器的功能,逻辑存储融合技术可以消除计算过程中的数据移动,为实现存储器中计算,解决传统计算架构中的“冯·诺依曼瓶颈”提供技术支撑。忆阻器,这种以非易失性电阻代表信息的电子器件为实现紧凑的逻辑存储融合提供了可行方式。然而,当前对于忆阻器逻辑存储融合技术的研究尚处于起步阶段,在基本逻辑电路单元构建、逻辑级联方法、阵列兼容性等方面都有待进一步研究和讨论。本文基于实际忆阻器件的转变特性,针对当前忆阻器逻辑存储融合研究中存在的问题,从“状态逻辑”和“序列逻辑”两个方面,设计并实现了两种完备的状态逻辑体系、一种完备的序列逻辑体系,以及两种提高状态逻辑计算时间效率的方法。主要研究内容如下:1、以多忆阻器子电路为基本逻辑电路单元的状态逻辑体系在大容量crossbar阵列中配型时都面临着由器件之间的导线电阻和电容引来的逻辑操作可靠性问题。针对这个问题,第二章基于一种双位忆阻器件（DBM）（2.2节）,设计并实现了一种以“单个双位忆阻器+串联电阻”为基本逻辑电路单元的双位忆阻器状态逻辑体系（SDBM逻辑）（2.3节）。从基本逻辑单元的建立（2.3.1节）、完备性验证（2.3.2...
【文章来源】：国防科技大学湖南省211工程院校985工程院校
【文章页数】：139 页
【学位级别】：博士
【文章目录】：
摘要
Abstract
第一章 绪论
1.1 研究背景和意义
1.1.1 “存储墙”问题
1.1.2 “存储墙”问题的解决方法
1.2 相关工作
1.2.1 “忆阻器”和电阻变化行为
1.2.2 忆阻器逻辑存储融合电路实现存储计算融合的基本原理
1.2.3 忆阻器逻辑存储融合电路的研究现状
1.3 本文的研究内容及章节安排
第二章 双位忆阻器状态逻辑
2.1 引言
2.2 TiN/TiO_2/Al双位忆阻器
2.2.1 双位忆阻器的实验制备
2.2.2 双位存储特性
2.3 基于双位忆阻器TiN/TiO_2/Al的状态逻辑体系
2.3.1 基本逻辑电路单元和布尔逻辑映射
2.3.2 逻辑功能完备性验证
2.3.3 逻辑级联和复杂功能的实现
2.3.4 双位忆阻器状态逻辑的硬件平台
2.4 双位忆阻器状态逻辑的优势和不足
2.4.1 双位忆阻器状态逻辑的优势
2.4.2 双位忆阻器状态逻辑的不足
2.5 结论
第三章 反并联双忆阻器状态逻辑
3.1 引言
3.2 逻辑基本单元电路的实现
3.2.1 基本逻辑电路单元的逻辑实现原理
3.2.2 器件参数变化对基本逻辑电路单元功能的影响
3.2.3 基本逻辑电路单元功能的实验验证
3.3 逻辑级联和完备性验证
3.3.1 可实现反并联电路配型的硬件平台
3.3.2 四种输入位置下的NAND操作
3.3.3 复杂逻辑功能的实现
3.4 三种逻辑体系级联方式的对比
3.5 结论
第四章 提高双位忆阻器状态逻辑的计算时效
4.1 引言
4.2 “SDBM逻辑”核心思想
4.3 两种提高“SDBM逻辑”的计算时效的方法
4.3.1 通过改变逻辑编码方式减小逻辑操作步数
4.3.2 使用并行电路连接方式提高操作并行度
4.4 一种高效率的双位忆阻器状态逻辑计算方式
4.5 结论
第五章 全功能单忆阻器序列逻辑
5.1 引言
5.2 基本原理和实验验证
5.2.1 可重构有限状态机的基本原理
5.2.2 使用真实1D-1R器件验证逻辑概念设计的正确性
5.3 触发可重构有限状态机逻辑的器件需求
5.3.1 实现RFSM逻辑的其他三种器件特性
5.3.2 脉冲操作下的器件特性需求
5.4 基于“RFSM逻辑”的存储计算融合体系结构
5.4.1 基于“RFSM逻辑”的存储计算融合单元(MALU)
5.4.2 “RFSM逻辑”的存储计算融合体系结构框架
5.4.3 忆阻器逻辑存储融合技术的体系结构分类
5.5 结论
第六章 结论与展望
6.1 研究内容总结
6.2 下一步工作
致谢
参考文献
作者在学期间取得的学术成果
附录A “CRS逻辑”不可实现XOR和XNOR的详细证明过程
本文编号：3630113
【文章来源】：国防科技大学湖南省211工程院校985工程院校
【文章页数】：139 页
【学位级别】：博士
【文章目录】：
摘要
Abstract
第一章 绪论
1.1 研究背景和意义
1.1.1 “存储墙”问题
1.1.2 “存储墙”问题的解决方法
1.2 相关工作
1.2.1 “忆阻器”和电阻变化行为
1.2.2 忆阻器逻辑存储融合电路实现存储计算融合的基本原理
1.2.3 忆阻器逻辑存储融合电路的研究现状
1.3 本文的研究内容及章节安排
第二章 双位忆阻器状态逻辑
2.1 引言
2.2 TiN/TiO_2/Al双位忆阻器
2.2.1 双位忆阻器的实验制备
2.2.2 双位存储特性
2.3 基于双位忆阻器TiN/TiO_2/Al的状态逻辑体系
2.3.1 基本逻辑电路单元和布尔逻辑映射
2.3.2 逻辑功能完备性验证
2.3.3 逻辑级联和复杂功能的实现
2.3.4 双位忆阻器状态逻辑的硬件平台
2.4 双位忆阻器状态逻辑的优势和不足
2.4.1 双位忆阻器状态逻辑的优势
2.4.2 双位忆阻器状态逻辑的不足
2.5 结论
第三章 反并联双忆阻器状态逻辑
3.1 引言
3.2 逻辑基本单元电路的实现
3.2.1 基本逻辑电路单元的逻辑实现原理
3.2.2 器件参数变化对基本逻辑电路单元功能的影响
3.2.3 基本逻辑电路单元功能的实验验证
3.3 逻辑级联和完备性验证
3.3.1 可实现反并联电路配型的硬件平台
3.3.2 四种输入位置下的NAND操作
3.3.3 复杂逻辑功能的实现
3.4 三种逻辑体系级联方式的对比
3.5 结论
第四章 提高双位忆阻器状态逻辑的计算时效
4.1 引言
4.2 “SDBM逻辑”核心思想
4.3 两种提高“SDBM逻辑”的计算时效的方法
4.3.1 通过改变逻辑编码方式减小逻辑操作步数
4.3.2 使用并行电路连接方式提高操作并行度
4.4 一种高效率的双位忆阻器状态逻辑计算方式
4.5 结论
第五章 全功能单忆阻器序列逻辑
5.1 引言
5.2 基本原理和实验验证
5.2.1 可重构有限状态机的基本原理
5.2.2 使用真实1D-1R器件验证逻辑概念设计的正确性
5.3 触发可重构有限状态机逻辑的器件需求
5.3.1 实现RFSM逻辑的其他三种器件特性
5.3.2 脉冲操作下的器件特性需求
5.4 基于“RFSM逻辑”的存储计算融合体系结构
5.4.1 基于“RFSM逻辑”的存储计算融合单元(MALU)
5.4.2 “RFSM逻辑”的存储计算融合体系结构框架
5.4.3 忆阻器逻辑存储融合技术的体系结构分类
5.5 结论
第六章 结论与展望
6.1 研究内容总结
6.2 下一步工作
致谢
参考文献
作者在学期间取得的学术成果
附录A “CRS逻辑”不可实现XOR和XNOR的详细证明过程
本文编号：3630113
本文链接：https://www.wllwen.com/shekelunwen/ljx/3630113.html
