高性能收发信机中逻辑控制部分的设计与实现

发布时间：2023-08-26 02:41

　　本文内容为作者在工信部电子信息产业发展基金资助的“宽带无线接入平台中高性能射频前端的开发”项目中所承担的工作。射频前端是通用射频仪器研发的瓶颈,其难度在于同时支持多制式、宽频段、高精度和大动态范围。本项目中的射频前端子系统硬件平台由射频通路模块,宽带频率综合器模块和数字逻辑控制模块构成。为支持多制式以及与基带处理之间的大数据量传输,需要有高速总线接口和灵活的控制与配置逻辑,这也是作者在毕设期间的主要研究内容。 作者设计并实现了收发信机逻辑控制部分中PCI接口模块,高速串行通信RocketIO模块和FPGA动态配置模块,工作涵盖需求分析、概要设计、详细设计、FPGA开发、仿真到现场调试。最终为射频前端和基带板间提供了线速率2Gbps的IQ数据传输链路,为射频前端和主控系统提供了速率为60MByte/s的控制链路。 本文的主要内容如下： 一、介绍课题来源及研究意义。 二、介绍了FPGA原理以及本项目采用的Xilinx V5系列FPGA的特点、开发流程和设计技巧。 三、分析了射频前端控制部分功能需求,针对实际需求提出采用两块FPGA芯片实现的方案,并对整体功能进行了划分。 四、设计并实现了收...

【文章页数】：71 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第一章 绪论
    1.1 选题背景及意义
    1.2 本人的主要工作
    1.3 论文的结构和内容
第二章 FPGA芯片特点和开发技术研究
    2.1 FPGA的原理
    2.2 V5 SX系列Xilinx FPGA的特点
    2.3 FPGA开发流程
    2.4 本章小结
第三章 收发信机逻辑控制部分的概要设计
    3.1 PXI模块化通信系统概述
    3.2 射频系统逻辑控制板卡功能
    3.3 射频系统逻辑控制板卡逻辑控制部分功能需求
        3.3.1 RF3S400A芯片功能需求
        3.3.2 RFV5SX35T芯片功能需求
    3.4 本章小结
第四章 收发信机系统逻辑控制部分详细设计
    4.1 PCI总线实现方案
    4.2 PCI协议分析
        4.2.1 PCI总线特点介绍
        4.2.2 PCI总线命令
        4.2.3 PCI总线操作规则分析
        4.2.4 PCI配置寄存器
    4.3 PCI接口详细设计
        4.3.1 PCI IP Core接口定义
        4.3.2 PCI配置寄存器设置
        4.3.3 PCI总线状态机
        4.3.4 PCI总线转Local Bus时序设计
        4.3.5 Localbus接口设计
        4.3.6 PCI DMA设计实现
    4.4 动态下载功能详细设计
        4.4.1 配置管脚定义
        4.4.2 配置过程分析
        4.4.3 动态配置模块设计
    4.5 高速串行通信接口设计
        4.5.1 Rocket IO工作原理
        4.5.2 Aurora协议分析
        4.5.3 高速串行通信用户接口设计
    4.6 本章小结
第五章 关键模块仿真和实测
    5.1 仿真平台搭建
    5.2 高速串行通信接口模块仿真
    5.3 测试工具
    5.4 FPGA下载在线测试
        5.4.1 PCI通信接口模块测试结果
        5.4.2 动态下载功能模块测试结果
        5.4.3 高速串行通信模块测试结果
    5.5 本章小结
第六章 总结与展望
    6.1 设计经验总结
    6.2 展望
参考文献
致谢



本文编号：3843792