外接式混合信号分析仪的逻辑分析模块硬件设计

发布时间：2024-03-15 01:56

　　混合信号分析仪作为一种新型的测试仪器,兼具逻辑分析仪的数据域分析能力和数字存储示波器的时域分析功能,被广泛应用于测试领域。基于USB(Universal Serial Bus)接口的外挂式虚拟测试仪器因具有低成本、易携带和易扩展等特点而逐渐成为廉价型虚拟仪器系统的主流。 外接式混合信号分析仪主要由逻辑分析模块和示波器模块两个部分组成。本课题研制目标是逻辑分析模块的硬件部分设计。重点讨论了逻辑分析模块的整体方案设计、大容量高速数据采集、存储电路设计以及混合触发电路的设计。其中,信号模拟波形与信号逻辑波形的采集基于同一个主时钟,保证了采集数据的相关性;在波形显示界面上也采用相同的时基,保证了模拟波形与逻辑波形具有相同的时间基准;在混合触发电路中产生的触发信号同步触发两个采集模块,使模拟波形与逻辑波形的采集窗口(相对于触发点)一致以及采用串并转换技术实现高速采样是本设计的创新点。 本文的主要工作内容有: 1.数据采集通道部分设计:包括逻辑探头的设计、输入信号的数字化处理、门限电平产生电路和数字模拟信号复用电路的设计。该部分实现了逻辑分析模块的前端信号采集和处理,同时为示波器模块提供一路信号输...

【文章页数】：72 页

【学位级别】：硕士

【部分图文】：

图3-6TLC5620C接口时序图

为能够驱动TLC5620C的TTL电平，在D/A转换器的3根接口线中用74F244进行电气隔离。对TLC5620C数字控制是由与CMOS兼容的三线串行总线（CLK，LOAD，DATA）组成。11位命令字由八位数据D7~D0，两个选择位（A1，A0：....

图3-11五分频电路时序仿真

高速差分接口电路快速锁相环的输入时钟。时钟分频电路由多个二分频、五分频、十分频电路和一个数据选择器组成，数据选择器根据分频系数选择一个相应的频率输出。在本设计中，除了要根据不同档位选择不同采样率外，还需要利用分频时钟对100MSa/s以及100MSa/s以下的数据进行降速....

图3-16500MSa/s采样时的波形仿真图

图3-16500MSa/s采样时的波形仿真图即在500MSa/s采样时，将每一路串行输入的数据分4路并行输出，D[0]是一个串行输入的100MHz方波，LVDSCLKIN是串并转换模块的输入时钟，设置为50MHz，DATA[3]-DATA[0]是4位并行....

图3-24单通道触发识别仿真图

如“1001”，用查询的办法找出这个上升沿的位置。单通道触发流程图和仿真图如图3-23和图3-24所示。

本文编号：3928374