基于ZYNQ的卷积神经网络软硬件协同设计研究与实现

发布时间：2024-03-16 01:44

　　卷积神经网络作为深度学习领域的核心算法,将特征提取与分类进行结合,与人工提取特征进行分类相比,具有更高的检测精度。由于其网络结构复杂,每层包含大量并行的乘加运算,需要硬件平台具有强大的并行计算能力。FPGA作为一种可编程逻辑器件,具有高并行度和可编程性等优势,可针对不同的算法进行并行加速,成为实现卷积神经网络的一种重要的选择。本文基于Xilinx公司的ZYNQ芯片对卷积神经网络进行硬件加速研究。对卷积神经网络的结构特点进行分析,采用软硬件协同设计的方式,充分发挥ARM和FPGA的优点。ARM端完成Linux操作系统的移植以及软硬件协同程序的设计;FPGA端实现卷积计算模块、深度可分离卷积计算模块、池化计算模块、数据输入和输出模块的设计。针对并行展开的方式易造成长广播、多扇入扇出的数据通路问题,本文采用脉动阵列代替并行展开,将长距离的数据通路转换为每个处理单元之间的短距离数据通路,并完成卷积计算模块的设计工作。在数据传输的实现方式上,采取多通道数据传输加中间缓存的方式,减少数据在DDR存储器和片上缓存之间传输的时间,并完成对数据输入和输出模块的设计。在硬件IP优化上,采用乒乓流水化操作方...

【文章页数】：76 页

【学位级别】：硕士

【部分图文】：

图２．１?ＬｅＮｅｔ－５卷积神经网络结构图［ｓ］??Ｆｉｇ．?２．１?ＬｅＮｅｔ－５?Ｃｏｎｖｏｌｕｔｉｏｎａｌ?Ｎｅｕｒａｌ?Ｎｅｔｗｏｒｋ?ｓｔｒｕｃｔｕｒｅ?ｄｉａｇｒａｍ??

机器学习算法进行对图像进行识别。虽然ＳＩＦＴ??对一定程度上的缩放、平移、旋转等变化都具有不变性，但由于是人工进行特征提取，??所得到出的特征具有很大程度上的局限性。卷积神经网络将特征提取与分类训练两个部??分进行组合，在网络的训练过程中就会自动的提取最有效的特征，避免了人工提取....

图２．２卷积计算过程??Ｆｉｇ．?２．２?Ｃｏｎｖｏｌｕｔｉｏｎ?ｃａｌｃｕｌａｔｉｏｎ?ｐｒｏｃｅｓｓ??－９?－??

?６?５?１?３?８?〇?０?１????７?｜?４?３?｜?９?５?｜?１?〇?１?Ｉ?????３９＾?２９?５２??????４８?４２?４３??４?７?３?１?６??????．?令?４５?５３?４３??２?４１１！?—７」ｉ????（ｘ）－＊??５?７?０?３?２?Ｏｉｌ??４....

图２．４最大池化与平均池化??Ｆｉｇ．?２．４?Ｍａｘ－ｐｏｏｌｉｎｇ?ａｎｄ?Ｍｅａｎ－ｐｏｏｌｉｎｇ??

况［２２］??Ｔａｂ．?２．１?ＭｏｂｉｌｅＮｅｔ?ｖｅｒｓｕｓ?ＧｏｏｇｌｅＮｅｔ／ＶＧＧ?１６??网络名称?ＴｍａｇｅＮｅｔ准确度（％）?乘法计算量（Ｍ）?参数量（Ｍ）??ＭｏｂｉｌｅＮｅｔ?７０．６?５６９?４．２??ＧｏｏｇｌｅＮｅｔ?６９．８?１５５０?６．８??ＶＧＧ....

图３．１?ＺＹＮＱ芯片结构图??Ｆｉｇ．?３．１?Ｔｌｉｅ?ｓｔｒｕｃｔｕｒｅ?ｄｉａｇｒａｍ?ｏｆ?ＺＹＮＱ?ｃｈｉｐ??ＺＹＮＱ芯片结构如图３．１所示

?ｖ＇ｍ＆ｒｖｕｐｌＣｓｆｗ?Ｌ．，．？二??ｗｉｔｈ?ＤＭＡ?．．－２＾?－?｜??２ｘＧｉｇＥ?ｔ?ｔ?ｔ?ｔ?｜??ＬｒＴｖ＿．?ｔ?ｔ?ｉ?ｌ?——?＾??ＥＭ，〇?ＸＡＤＣ?Ｓ．ＡＸＬＧＰＯ／１?Ｍ．ＡＸＬＧＰＯ／１?ＰＣｌｅ??＾??，卞?ｕ??Ｍｕｌｔｉ－Ｓｔａｎｄ....

本文编号：3928926